首頁(yè)晶振行業(yè)動(dòng)態(tài) 晶體振蕩器您會(huì)選用CMOS輸出還是LVCMOS輸出?
晶體振蕩器您會(huì)選用CMOS輸出還是LVCMOS輸出?
來(lái)源:http://m.review-result.com 作者:億金電子 2019年05月30
有源晶體振蕩器具有多種輸出,包括CMOS,LVDS,HCSL以及LV-PECL差分輸出.不同的產(chǎn)品選用不同的輸出性能,石英晶體振蕩器CMOS輸出具有多種好處,但這種技術(shù)有不同的變化.文中我們將會(huì)介紹低壓互補(bǔ)金屬氧化物半導(dǎo)體的優(yōu)點(diǎn),也就是所謂的“LVCMOS”輸出,并且探討晶體振蕩器你會(huì)選用CMOS輸出還是LVCMOS輸出?
晶體振蕩器CMOS輸出和LVCMOS輸出解釋
CMOS具有許多優(yōu)于其他類型輸出信號(hào)的優(yōu)點(diǎn).CMOS輸出有源晶振通常很便宜,在保持相位噪聲最小的方面表現(xiàn)良好,并且非常適合于數(shù)字電路設(shè)計(jì),特別是那些具有較短跡線長(zhǎng)度的設(shè)計(jì).然而,可以提出一個(gè)令人信服的論點(diǎn),即與其他類型的輸出相比,CMOS輸出技術(shù)的最大優(yōu)勢(shì)是較低的功率要求. CMOS集成電路最早是在20世紀(jì)60年代開發(fā)出來(lái)的,它們的一個(gè)顯著特點(diǎn)是它們能夠在比其他電路類型更寬的電源電壓范圍內(nèi)工作-從3到15伏特.隨著時(shí)間的推移和技術(shù)的不斷改進(jìn),CMOS設(shè)計(jì)中的電源電壓也逐漸降低.各大晶振晶體制造商開始減少其電路設(shè)計(jì)的幾何形狀,以降低成本并提高性能.尺寸的減小必然伴隨著功率使用的進(jìn)一步減少,使得電阻器可以按預(yù)期運(yùn)行.這符合向更低功耗設(shè)計(jì)邁進(jìn)的更大趨勢(shì),并且由于CMOS技術(shù)的所有這些縮小,一種新的“低電壓”級(jí)CMOS集成電路誕生了.
什么構(gòu)成“低”電壓?聯(lián)合電子器件工程委員會(huì)(JEDEC)已經(jīng)為L(zhǎng)VCMOS定義了電源電壓和接口標(biāo)準(zhǔn):3.0V-3.3V.
2.5V±0.2V(正常范圍)和1.8V-2.7V(寬范圍)
1.5V±0.1V(正常范圍)和0.9V-1.6V(寬范圍)
1.2V±0.1V(正常范圍)和0.8V-1.3V(寬范圍)
1.0±0.1V(正常范圍和0.7V-1.1V(寬范圍)
LVCMOS輸出信號(hào)適用于哪些產(chǎn)品應(yīng)用?
LVCMOS輸出信號(hào)用于某些低功率醫(yī)療成像設(shè)備,以及便攜式測(cè)試和測(cè)量設(shè)備,工業(yè)測(cè)試設(shè)備以及網(wǎng)絡(luò)和通信系統(tǒng).LVCMOS非常適合無(wú)線和有線基礎(chǔ)設(shè)施.
晶體振蕩器您會(huì)選用CMOS輸出還是LVCMOS輸出?
具體而言,這完全取決于您的應(yīng)用程序的電源可用性.如果您可以獲得更多功率并且應(yīng)用需要它,那么使用更高電壓的CMOS輸出有源晶體振蕩器可能更有意義.如果您的電源有限并且您正試圖降低電源成本,那么LVCMOS就是您的選擇.
CMOS及其所有變體都有很多優(yōu)點(diǎn).但是,在設(shè)計(jì)階段第一次確定哪個(gè)信號(hào)輸出時(shí),重要的是要正確.您的決定還取決于您的優(yōu)先級(jí)(減少相位噪聲,功率使用等).這可能是一個(gè)艱難的選擇,而錯(cuò)誤的選擇可能會(huì)導(dǎo)致大量浪費(fèi)的時(shí)間和金錢.更多石英晶體振蕩器輸出內(nèi)容歡迎登入億金官網(wǎng)查看了解.
晶體振蕩器CMOS輸出和LVCMOS輸出解釋
CMOS具有許多優(yōu)于其他類型輸出信號(hào)的優(yōu)點(diǎn).CMOS輸出有源晶振通常很便宜,在保持相位噪聲最小的方面表現(xiàn)良好,并且非常適合于數(shù)字電路設(shè)計(jì),特別是那些具有較短跡線長(zhǎng)度的設(shè)計(jì).然而,可以提出一個(gè)令人信服的論點(diǎn),即與其他類型的輸出相比,CMOS輸出技術(shù)的最大優(yōu)勢(shì)是較低的功率要求. CMOS集成電路最早是在20世紀(jì)60年代開發(fā)出來(lái)的,它們的一個(gè)顯著特點(diǎn)是它們能夠在比其他電路類型更寬的電源電壓范圍內(nèi)工作-從3到15伏特.隨著時(shí)間的推移和技術(shù)的不斷改進(jìn),CMOS設(shè)計(jì)中的電源電壓也逐漸降低.各大晶振晶體制造商開始減少其電路設(shè)計(jì)的幾何形狀,以降低成本并提高性能.尺寸的減小必然伴隨著功率使用的進(jìn)一步減少,使得電阻器可以按預(yù)期運(yùn)行.這符合向更低功耗設(shè)計(jì)邁進(jìn)的更大趨勢(shì),并且由于CMOS技術(shù)的所有這些縮小,一種新的“低電壓”級(jí)CMOS集成電路誕生了.
什么構(gòu)成“低”電壓?聯(lián)合電子器件工程委員會(huì)(JEDEC)已經(jīng)為L(zhǎng)VCMOS定義了電源電壓和接口標(biāo)準(zhǔn):3.0V-3.3V.
2.5V±0.2V(正常范圍)和1.8V-2.7V(寬范圍)
1.5V±0.1V(正常范圍)和0.9V-1.6V(寬范圍)
1.2V±0.1V(正常范圍)和0.8V-1.3V(寬范圍)
1.0±0.1V(正常范圍和0.7V-1.1V(寬范圍)
LVCMOS輸出信號(hào)用于某些低功率醫(yī)療成像設(shè)備,以及便攜式測(cè)試和測(cè)量設(shè)備,工業(yè)測(cè)試設(shè)備以及網(wǎng)絡(luò)和通信系統(tǒng).LVCMOS非常適合無(wú)線和有線基礎(chǔ)設(shè)施.
晶體振蕩器您會(huì)選用CMOS輸出還是LVCMOS輸出?
具體而言,這完全取決于您的應(yīng)用程序的電源可用性.如果您可以獲得更多功率并且應(yīng)用需要它,那么使用更高電壓的CMOS輸出有源晶體振蕩器可能更有意義.如果您的電源有限并且您正試圖降低電源成本,那么LVCMOS就是您的選擇.
CMOS及其所有變體都有很多優(yōu)點(diǎn).但是,在設(shè)計(jì)階段第一次確定哪個(gè)信號(hào)輸出時(shí),重要的是要正確.您的決定還取決于您的優(yōu)先級(jí)(減少相位噪聲,功率使用等).這可能是一個(gè)艱難的選擇,而錯(cuò)誤的選擇可能會(huì)導(dǎo)致大量浪費(fèi)的時(shí)間和金錢.更多石英晶體振蕩器輸出內(nèi)容歡迎登入億金官網(wǎng)查看了解.
正在載入評(píng)論數(shù)據(jù)...
相關(guān)資訊
- [2024-03-20]Jauch新型精密O 10.0-JTP53HCV-F-K-3...
- [2024-03-20]JAUCH新品O 10.0-JTS75HCV-F-K-3.3-1...
- [2024-03-12]Aker超微型C16-40.000-10-3030-A-X-R...
- [2024-03-12]PETERMANN的DLPO333-3225-E-15-W-125...
- [2024-03-08]IQD釋放32.768kHz的能量LFXTAL050789...
- [2024-03-08]IQD的CMOS、HCMOS和ACMOS振蕩器LFSPX...
- [2024-03-05]Wi2Wi推出TCXO的新TCH系列
- [2023-10-13]高標(biāo)準(zhǔn)的質(zhì)量管理體系彰顯IQD晶振的品...